



AULA:

1. Analisi di Circuiti Sequenziali

9

Dato il circuito sequenziale in figura si completi il relativo diagramma temporale, nell'ipotesi che il segnale di reset (**rst**) sia **attivo alto**. **NOTA**: supporre il ritardo delle porte logiche trascurabile rispetto al periodo del clock. Supporre che le uscite dei flip flop siano inizialmente a livello logico 0.



AULA:

2. Progetto di reti combinatorie**7**

Si vuole progettare un circuito digitale per il controllo di un sistema di illuminazione stradale. Il sistema riceve cinque segnali provenienti da cinque sensori **A B C D E**, ciascuno dei quali genera un **1 logico** quando l'illuminazione è al di sotto di una certa soglia. L'impianto di illuminazione deve essere acceso (**1 logico**) quando almeno tre sensori segnalano un'illuminazione al di sotto della soglia.

Si richiede:

1. Di completare la mappa di Karnaugh in funzione del sensore **E**
2. la sintesi della mappa come somme di prodotti
3. la sintesi della mappa come prodotti di somme
4. la sintesi della mappa con sole porte NAND

ESD1(3 crediti) - 26/10/2004

Nome-Cognome e N. di matricola:.....

AULA:


AULA:

3. Macchina di Moore**15**

E' dato lo schema di un sistema digitale rappresentato in figura. Il sistema riceve in ingresso alla linea seriale **LINE** una sequenza di bit così composta: **START|D2|D1|STOP**. I bit hanno una durata pari ad un periodo di clock e la transizione avviene sui fronti di discesa del clock (ovvero la linea è sincrona). **START** vale 1, mentre **STOP** 0. La macchina deve ricopiare i bit di informazione **D2** e **D1** nei rispettivi flip flop e i dati devono rimanere memorizzati fino all'arrivo di un nuovo pacchetto di informazione. Il bit di **STOP** potrebbe essere errato, in tal caso la macchina, pur avendo ricopiato i bit di informazione nei flip flop, genera un segnale di errore **ERR** fino all'arrivo di un segnale di **RESET**, **ASINCRONO**, che riporta la macchina in attesa di un nuovo pacchetto di dati.

Si richiede:

1. Di specificare esattamente il collegamento del segnale RESET.
2. Il diagramma ASM della macchina a stati
3. il diagramma temporale dei segnali significativi, nel caso di ricezione corretta e subito dopo ricezione errata

NON è richiesta la sintesi del circuito.

AULA:

